3. CPU 3.1. Setul de regiştri. Copyright Paul GASNER

Size: px

Start display at page:

Download "3. CPU 3.1. Setul de regiştri. Copyright Paul GASNER"

Brooke Hutchinson
5 years ago
Views:

1 3. CPU 3.1. Setul de regiştri Copyright Paul GSNER

2 CPU Procesorul Cetral Process Uit CPU este costituit di trei mari părţi: + regiştri + RM (cache) execută toate operaţiile aritmetice şi logice bus de date şi adrese setul de istrucţiui iterfaţa programatorului cu CPU uitatea de cotrol comada utilizâd istrucţiuile programatorului bus de istrucţiui Copyright Paul GSNER 2

3 CPU circuit secveţial Regiştri Operaţiile de bază pe care le execută u procesor sut mutarea datelor ître regiştri, evetual cu modificări aduse de Procesorul poate trasfera date î şi di memoria cache Copyright Paul GSNER 3

4 Trasfer de regiştri trasfer de date pe u ciclu de ceas, coţiutul registrului R2 este trasferat î R1: R1 R2 trasfer codiţioat are loc doar dacă este îdepliită o codiţie (dacă o expresie booleeaă este adevărată). De exemplu, dacă =1, trasferă R3 î R2: : R2 R3 trasfer multiplu mai multe trasferuri ître regiştri efectuate pe durata aceleaşi perioade de ceas se utilizează virgula R1 R2, : R2 R3 Copyright Paul GSNER 4

5 Trasfer de regiştri operaţii aritmetice R1 R2 + R3 R3 R1 1 operaţii logice bit la bit (bitwise) R1 R1 R2 ND R3 R0 R1 OR deplasare de biţi R2 sl R1 shift left R2 sr R1 shift right R1 u se modifică de fapt, iar bitul iserat presupuem a fi 0 Copyright Paul GSNER 5

6 Setul de regiştri U procesor coţie mai mulţi regiştri grupaţi î setul de regiştri sau stiva de regiştri Regiştrii sut idetificaţi pritr-o adresă Exemplu set de regiştri 2 k x : D 2 k regiştri magistrala de adrese are k liii fiecare registru stochează u umăr pe biţi magistrala de date are liii D k k Write D address Regiştri address address data data k Copyright Paul GSNER 6

7 Setul de regiştri Se pot citi simulta 2 regiştri: adresele celor 2 regiştri se itroduc pri şi coţiutul celor 2 regiştri apare la ieşirile şi Se poate scrie u registru la adresa D cu date aplicate la D, dacă =1 Semalul de ceas u apare î scheme (datele se pot citi asicro, scrierea se face sicro la fiecare frot pozitiv) D Copyright Paul GSNER 7 k k Write D address address data D Regiştri address data k

8 Set de regiştri 4 x Copyright Paul GSNER 8

9 Set de regiştri 4 x Regiştrii sut pe biţi Decodorul selectează uul ditre cei 4 regiştri petru scriere Multiplexoarele sut 4x1 pe biţi şi selectează petru citire câte uul ditre cei 4 regiştri. Selecţia ieşirilor regiştrilor se face pe 1 0 respectiv 1 0, ieşirea pe biţi fiid respectiv Este ecesară citirea simultaă a doi regiştri deoarece î operaţiile aritmetice sau logice efectuate de sut de obicei doi operazi Copyright Paul GSNER 9

10 şi sut itrările petru operazi (două umere pe biţi) este codul de selecţie fucţie pe m biţi 2 m fucţii F este rezultatul operaţiilor efectuate de biţi iţii de stare petru ieşirea F: V overflow cu sem C carry out N=1 dacă F egativ Z=1 dacă F=0 m V C N Z F Copyright Paul GSNER 10

11 Operaţiile Selecţia fucţiilor se realizează pe 5 biţi Sut posibile 32 de fucţii, dar aici sut selectate umai 15 Operaţie F = F = F = F = F = F = F = F = F = (ND) F = (OR) F = F = F = F = sr (shift right) F = sl (shift left) Copyright Paul GSNER 11

12 Itercoectarea calculează rezultatul uei operaţii efectuate asupra a două umere di regiştri Rezultatul calculelor este îregistrat îapoi î stiva de regiştri, D,, şi sut semale de cotrol. Valoarea lor determiă precis acţiuile procesorului care regişstri sut utilizaţi şi petru care operaţie D Write D address 2 2 address address 2 5 V C N Z data Set de Regiştri F data Copyright Paul GSNER 12

13 Exemplu de calcul R0 R1 + R3 Set = 01 şi = 11. Coţiutul registrului R1 apare la data, iar coţiutul lui R3 apare la data Se selectează fucţia corespuzătoare = ( + ) Set D = 00 şi = 1. La următorul frot pozitiv de ceas, rezultatul dat de (R1 + R3) va fi stocat î R0 1 D 00 Write D address address address V C N Z data Set de Regiştri F data Copyright Paul GSNER 13

14 Coectarea RM Petru a scrie î RM este ecesară adresa locaţiei de memorie MW = 1 petru activarea scrierii dresa e coţiutul uui registru furizat la data, iar valoarea ce trebuie stocată este coţiutul uui registru la data D Write D address Set de Regiştri address address V C N Z data F data +5V MW 1 DRS DT CS RM OUT D0 Q D1 S MD Copyright Paul GSNER 14

15 Citirea RM data furizează adresa MW = 0 petru citire Coţiutul adresei accesate este trimis î stiva de regiştri pri itermediul multiplexorului Multiplexorul trimite î regiştri la : coţiutul RM dacă MD = 1 rezultatul obţiut de dacă MD = 0 D Write D address Set de regiştri address address V C N Z D0 Q D1 S data F MD data +5V MW 0 DRS DT CS RM OUT Copyright Paul GSNER 15

16 Observaţii accesează date umai î setul de regiştri Coţiutul RM u este accesat de direct, ci umai pri itermediul regiştrilor Catitatea maximă de RM este la 2 x biţi Presupuem pe viitor că RM este la fel de rapid ca complet fals la procesoarele modere D Write D address Set de regiştri address address V C N Z D0 Q D1 S data F MD data +5V MW DRS DT CS RM OUT Copyright Paul GSNER 16

17 Operaţii Se otează pri M[X] coţiutul adresei X di RM (ca la poiter î C) De exemplu, petru a icremeta coţiutul uei locaţii di RM sut ecesare 3 operaţii: R3 M[R0] R3 R3 + 1 M[R0] R3 Registrul R0 coţie adresa al cărei coţiut trebuie icremetat, care este stocat temporar î R3, execută operaţia de icremetare, iar rezultatul este apoi rescris î locaţia iiţială Copyright Paul GSNER 17

18 R3 M[R0] Se citeşte R0 (=0) dresa di R0 ajuge la DRS a RM şi M[R0] apare la OUT (MW=0) MUX are MD=1 şi datele di RM ajug la Se selectează R3 petru scriere =1 şi D=11 u este utilizată petru această operaţie 1 D Write D address Set de Regiştri address address V C N Z D0 Q D1 S data F MD 1 data +5V MW 0 DRS DT CS RM OUT Copyright Paul GSNER 18

19 R3 R3 + 1 = 11 şi R3 este citit şi trimis la itrarea a =00001 (+1), iar R3+1 apare la ieşirea MD=0 şi rezultatul este trimis la stivă Petru a scrie R3, trebuie ca D=11 şi =1 u este utilizat 1 D Write D address Set de Regiştri address address V C N Z D0 Q D1 S data F MD 0 data +5V MW 0 DRS DT CS RM OUT Copyright Paul GSNER 19

20 M[R0] R3 = 00 şi = 11, iar R0 este trimis la DRS şi R3 la DT. MW=1 petru activarea scrierii RM Nu este ecesară rescrierea regiştrilor, deci ar trebui să fie 0, iar MD şi D u sut utilizaţi u este utilizat di ou 0 D 00 Write D address Set de Regişti address address V C N Z D0 Q D1 S data F MD data 11 +5V MW 1 DRS DT CS RM OUT Copyright Paul GSNER 20

21 Iput costat Petru a se putea iiţializa u operad al sau u registru sau o locaţie î RM î mod direct, fără a trece pri regiştri, se itroduce o ouă itrare Costat, pri itermediul uui multiplexor D Costat Write D address Set de Regiştri address address V C N Z data M S D1 D0 Q F data +5V MW DRS DT CS RM OUT D0 Q D1 S MD Copyright Paul GSNER 21

22 Îtrebare Cie decide care regiştri sut citiţi sau scrişi şi ce cod de operaţie trebuie trasmis? Copyright Paul GSNER 22

VISUAL FOX PRO VIDEOFORMATE ŞI RAPOARTE. Se deschide proiectul Documents->Forms->Form Wizard->One-to-many Form Wizard

VISUAL FOX PRO VIDEOFORMATE ŞI RAPOARTE Fie tabele: create table emitenti(; simbol char(10),; denumire char(32) not null,; cf char(8) not null,; data_l date,; activ logical,; piata char(12),; cap_soc number(10),;