Lucrare de laborator r. 3 Proiectarea circuitelor logice i tehologie CMOS Scoul lucrării: îsuşirea cuoştiţelor rivid roiectarea circuitelor logice î tehologie CMOS (trazistorul MOS, modele SPICE, arametrii de model, structuri logice CMOS, riciii de roiectare a orţilor logice simle, dimesioare trazistoare, descriere şi simulare SPICE, caracteristici statice). I. Trazistorul MOS Disozitivele logice CMOS (Comlemetary Metal-Oxide Semicoductors) sut î reset cele mai utilizate disozitive di cadrul circuitelor logice comlexe cum ar fi microrocesoarele sau circuitele etru comuicatii sau rocesare de semal. Structura CMOS este utilizată e scară largă î circuitele itegrate datorita următoarelor avataje: utere disiată mică, fucţioare la frecveţe mari ale semalului de clock şi imlemetarea uşoară la ivel de trazistor. Î figura 1 este rezetat trazistorul MOS cu caal sub trei asecte: structura fizică, rerezetarea layout şi rerezetarea schematică. Î cadrul structurii fizice a trazistorului MOS substratul (bulk) este de ti. Cele două regiui de ti + costituie regiuile de difuzie ale sursei şi dreei. Poarta trazistorului MOS este realizată, î geeral, di oli-siliciu şi este searată de substrat ritr-u strat subţire izolator de SiO 2 (oxid de siliciu). Dacă e oartă (oly gate) se alică rogresiv u oteţial ozitiv, atuci electroii di substrat sut atraşi la iterfaţa ditre substrat şi oxid (gate oxide). Petru o aumită valoare a oteţialului alicat e oartă umărul de electroi liberi de la iterfaţă deăşeşte umărul de goluri, feome cuoscut sub umele de iversie electroică. Aceşti electroi liberi formează curetul de coducţie dreă-sursă I DS dacă ître cele două regiui ale dreei şi sursei se alică o difereţă de oteţial V DS. Saţiul situat sub oartă şi ître regiuile de difuzie ale dreei şi sursei ri care circulă curetul I DS este cuoscut sub umele de caalul trazistorului şi este caracterizat de următorii arametri geometrici: - Lugimea roiectată a caalului (L draw ). Lugimea efectivă (L eff ), distaţa ditre regiuile de difuzie dreă-sursă, este mai mică şi variază î timul fucţioării. Astfel, etru tesiui V DS mai mari L eff se micşorează şi coduce la feomeul de modulaţie a lugimii caalului. - Lăţimea caalului (W) este defiită de lăţimea regiuilor de difuzie ale dreei şi sursei. 1
Cotact Sursă Gate Dreă Figura 1. Trazistorul MOS sub diverse forme de rerezetare Figura 2. Structura fizica a trazistorului MOS (staga) si MOS (dreata) I figura 2 este rezetată structura fizică atât etru trazistorul MOS cat si etru MOS î cadrul tehologiei CMOS. Î cazul trazistorului MOS, aşa cum s-a meţioat mai sus, substratul (bulk) este de ti iar regiuile de difuzie ale sursei şi dreei sut de ti +. Petru trazistorele MOS cu caal substratul este de ti şi costă î regiuea otată -well î figura 2, î tim ce regiuile de difuzie ale sursei si dreei sut de ti +. Di uct de vedere schematic î literatură trazistoarele MOS sut rerezetate ri diverse simboluri. Î figura 3 sut rezetate simbolurile uzuale atât etru trazistorul MOS cât şi etru MOS. 2
Figura 3. Simboluri schematice etru trazistoarele MOS I figura 3(a) simbolurile trazistoarelor MOS coti si termialul de substrat (bulk) aici fiid coectat direct la termialul sursa (S). I figura 3(b) si 3(c) sut variatele de simboluri etru MOS si MOS i care u mai este rerezetat si termialul de substrat. Lisa termialului de substrat î cadrul simbolurilor este motivată de fatul ca aceste termiale se coecteaza, î fucţie de tiul trazistorului, fie la cel mai mic otetial di circuit (GND sau VSS), fie la cel mai mare otetial (de ex. sursa de alimetare VDD) coform următoarei reguli: Regulă de coectare a termialelor de substrat: Toate termialele de substrat ale trazistoarelor MOS se coecteaza la cel mai mic otetial di circuit (GND sau VSS); toate termialele de substrat ale trazistoarelor MOS se coecteaza la cel mai mare otetial di circuit (VDD). Coectarea termialelor de substrat coform regulii de mai sus asigură ca joctiuile - ditre dreă-substrat şi, resectiv, sursă-substrat sa fie îtotdeaua olarizate ivers şi, astfel, să u existe u curet direct de la aceste regiui către substrat. II. Modelarea şi descrierea SPICE a trazistoarelor MOS Forma geerală de descriere: M<ume> <od_drea> <od_oarta> <od_sursa> <od_substrat> + <ume_model> L=<valoare> W=<valoare> + [AD=<valoare>] [AS=<valoare>] [PD=<valoare>] [PS=<valoare>] + [M=<valoare>] Exemle: MN1 7 3 2 0 CMOSN5 L=0.5U W=4U M5 12 4 5 9 PMOD L=1U W=10U AD=15P AS=15P PD=13U PS=13U M10 5 6 3 0 NMOD L=0.35U W=2U M=5 3
Defiirea modelelor.model <ume_model> NMOS (arametru_model=<valoare> ).MODEL <ume_model> PMOS (arametru_model=<valoare> ) Î forma geerală de descriere argumetele au următoarele semificaţii: L lugimea caalului W lăţimea caalului AD, AS aria regiuii de difuzie a dreei, resective sursei (valoare imlicită=0). PD, PS erimetrul regiuii de difuzie a dreei, resective sursei (valoare imlicită=0). M multilicator de trazistoare î aralel (valoare imlicită=1). Tiuri de modele şi arametrii de model ai trazistoarelor MOS Î comaraţie cu alte disozitive şi tehologii, tehologia trazistoarelor MOS a cuoscut o dezvoltare cotiuă de la aariţia sa şi âă î rezet. Astfel, trazistoarele cu efect de câm TECMOS au evoluat de la trazistorul MOS cu caal (MOS) dezvoltat î aii `60, urmat aoi î aii `70 de trazistorul MOS ti (MOS) şi, îcead cu aii `80 şi `90, de circuite CMOS. Tehologia CMOS combiă ambele tiuri de trazistoare (MOS şi MOS) îtr-u mod care reduce semificativ uterea disiată. Primul model de trazistor MOS imlemetat î cadrul simulatoarelor de circuit este bazat e ecuaţiile modelului Shichma-Hodges (ublicat î 1968). Fiid u model simlu, acesta a fost urmat de alte modele care iau î cosideraţie efectele sulimetare datorate evoluţiei tehologiei. Astfel, î aralel cu trecerea de la tehologii CMOS de este 1µm la tehologii CMOS submicroice (0.8µm 0.5µm), aoi uteric submicroice (0.35µm 0.18µm) şi, mai recet, la tehologii ultrasubmicroice (0.13µm 65m), s-au dezvoltat umeroase modele, di ce î ce mai comlexe, caabile să descrie feomeele de caal scurt di cadrul trazistoarelor. Î Fig. 4 sut rezetate, la ivelul aului 1999, istoricul şi tediţa rezoluţiei tehologiei CMOS (stâga) recum şi evoluţia erformaţelor î comaraţie cu evoluţia tehologiei biolare. Figura 4. Istoric şi tediţe î dezvoltarea tehologiei CMOS. Stâga evoluţia rezoluţiei tehologiei CMOS. Dreata evoluţia erformaţelor comarativ cu tehologia biolară. 4
Tiuri de modele TECMOS î PSice Pe măsura aariţiei modelelor trazistoarelor MOS ele au fost îcororate î cadrul oilor versiui ale simulatoarelor de circuit. Astfel, î cadrul simulatorului PSice ver. 9.2 sut imlemetate 7 versiui (ivele) de modele ale trazistoarelor MOS. Fiecare ti de model este secificat î cadrul comezii.model ri itermediul arametrului de model LEVEL, duă cum urmează: LEVEL=1 Modelul Shichma-Hodges LEVEL=2 Model aalitic bazat e arametrii geometrici ai trazistorului LEVEL=3 Model semi-emiric etru efectele de caal scurt LEVEL=4 Model BSIM1 1 (Berkeley Short-chael IGFET Model) LEVEL=5 Model EKV 2 ver. 2.6 LEVEL=6 Model BSIM3 ver.2.0 LEVEL=7 Model BSIM3 ver.3.1 Modelul BSIM3 este u model comact bazat e fizica structurii MOS, recis, scalabil, robust şi redictiv. BSIM3 versiuea 3 (abreviat uzual ca BSIM3v3) a fost stabilit de SEMATECH ca stadard î idustrie şi este, di 1997, larg utilizat de majoritatea comaiilor de semicoductoare şi de roiectare circuite itegrate CMOS. Petru mai multe detalii rivid modelarea trazistoarelor MOS î PSice se oate cosulta maualul olie al PSice, care oate fi accesat di directorul ude este istalat rogramul (Start >Programs >OrCad Family Release9.2 > Olie Maual > PSice Referece Guide). Observaţie ivelele de modele MOS rezetate mai sus sut valabile doar etru simulatorul PSice. Alte simulatoare de circuit ti SPICE au alte valori etru ivelele de modele MOS. De exemlu, simulatorul HSPICE are imlemetate mai multe versiui de modele TECMOS decât PSice. Î HSPICE modelul BSIM3 ver.2 este secificat ri arametrul LEVEL=47, BSIM3v3 ri ivelele 49 şi 53, BSIM4 ri LEVEL=54 iar modelul EKV ri LEVEL=55.. Î geeral, etru fiecare simulator trebuie cosultat maualul de referiţă cu rivire la modelele de disozitive accetate. Ecuaţiile modelului MOS LEVEL 1 (Shichma-Hodges) Î modelul MOS LEVEL 1 u sut luate î cosideraţie feomeele de degradare a mobilităţii urtătorilor şi efectul de saturaţie a vitezei acestora, feomee secifice trazistoarelor cu caal scurt. Chiar dacă modelul Shichma-Hodges este imlemetat î simulatoarele de circuit, datorită limitărilor şi simlităţii sale, acesta u este folosit î ractică etru simularea circuitelor 1 BSIM modele dezvoltate la Uiversitatea Berkeley, Califoria. htt://www-device.eecs.berkeley.edu/~bsim3/ 2 EKV model dezvoltat la EPF Laussae de Ez, Krummeacher şi Vittoz - htt://legwww.efl.ch/ekv/idex.html 5
CMOS actuale. Î schimb, ecuaţiile modelului ot fi utilizate etru cosideraţii teoretice sau evaluarea aroximativă a caracteristicilor şi arametrilor circuitelor CMOS simle. I D Ecuaţiile modelului Shichma-Hodges (SPICE level 1) etru curetul I D sut următoarele: 0 VGS VT, VDS > 0 blocat W VDS = K VGS VT V DS ( 1+ λvds ); VGS > VT şi 0 < VDS < VGS VT regiuea liiara L 2 W 2 K ( VGS VT ) ( 1+ λvds ); VGS > VT şi VDS > VGS VT regiuea de saturatie 2L ude V T rerezită tesiuea de rag şi are exresia: V V + γ ϕ V ( ϕ ) T = TO BS iar K rerezită coeficietul trascoductaţei. K=µC ox, ude µ mobilitatea urtătorilor iar C ox caacitatea secifică a stratului de oxid. C ox = ε / t ox ; ε ermitivitatea stratului de oxid. t ox grosimea stratului de oxid. Semificaţia arametrilor di ecuaţiile de mai sus şi arametrii de model SPICE coresuzători sut rezetaţi î tabelul următor: Tabelul 1 Lista arametrilor di modelul SPICE LEVEL1 Parametru Semificaţie Parametru de model SPICE Uitate de măsură Valoare imlicită K Coeficiet al trascoductaţei KP A/V 2 2E-5 V TO Tesiuea de rag la V BS = 0 VTO V 0 γ Parametru de rag al substratului GAMMA V 1/2 φ Poteţialul de surafaţă PHI V 0.6 λ Coeficiet de modulaţie a lugimii caalului cu V DS LAMBDA V -1 0 µ Mobilitatea la surafaţă UO cm 2 /V s 600 t ox Grosimea stratului de oxid TOX m Î figura 5 sut rezetate caracteristicile de ieşire ale trazistorului MOS, I D î fucţie de V DS etru diverse valori ale V GS. Se remarcă cele două regiui: regiuea liiară (triodă) şi regiuea de saturaţie. Curba care seară cele două regiui este dată de relaţia V DS = V GS -V T. De asemeea, î regiuea de saturaţie se remarcă fatul că I D variază ătratic cu V GS. Î cazul trazistoarelor submicroice şi ultra-submicroice, datorită câmului electric ites di caal (E=V DS /L eff ) aare o scădere a mobilităţii urtătorilor ceea ce coduce la feomeul de saturaţie a vitezei acestora (v =µe), aşa cum este ilustrat î figura 6. Ca o coseciţă, î saturaţie curetul de dreă u mai variază ătratic cu tesiuea V GS ci rezultă o deedeţă aroae liiară, aşa cum se oate observa î figura 7. 6
Figura 5. Caracteristicile de ieşire ale trazistorului MOS şi regiuile de fucţioare etru cazul trazistoarelor cu caal lug. Figura 6. Saturaţia vitezei urtătorilor î cazul trazistoarelor submicroice (caal scurt) Figura 7. Curetul de dreă î fucţie de V DS î cazul trazistoarelor cu caal scurt. Î saturaţie curetul deide aroae liiar de tesiuea V GS. 7
III. Structuri logice CMOS Î cazul tehologiei CMOS fucţia trazistoarelor este de comutator. Fucţiile logice de bază sut obţiute ri coectarea acestor comutatoare: - î aralel atru a obţie fucţia logică OR - î serie etru a obţie fucţia logică AND. Observaţie: Petru cele mai multe familii logice fucţiile rimare obţiute î tehologia CMOS sut iversate: NAND, NOR, iversorul simlu. Î figura 8 sut rezetate structurile geerale CMOS etru realizarea fucţiei NAND cu itrări, resectiv etru realizarea fucţiei NOR cu itrări. Î cazul structurii etru realizarea fucţiei NAND, trazistoarele MOS sut coectate î serie iar trazistoarele MOS sut coectate î aralel. Î cazul structurii NOR, trazistoarele MOS sut coectate î aralel iar cele MOS sut coectate î serie. Cea mai simlă oartă logică este iversorul CMOS a cărui schemă este rezetată î Fig. 9. Î tehologie CMOS ot fi imlemetate şi fucţii combiate de ti AOI (AND-OR-INV). Structura geerală a circuitului CMOS etru imlemetarea uei fucţii logice simle sau combiate este rezetată î Fig. 10. NAND NOR Figura 8. Schemele structurilor logice etru imlemetarea fucţiilor NAND şi NOR cu itrări. Figura 9. Iversorul CMOS Figura 10. Structura geerală etru imlemetarea fucţiilor logice CMOS 8
Exemlu: imlemetarea CMOS a fucţiei F = a( b + c). Î figura 11 este exemlificat modul osibil de imlemetare a acestei fucţii: cu orţi logice î cascadă, resectiv î tehologie CMOS. Î rimul caz, imlemetarea fucţiei ecesită 10 trazistoare MOS: 4+2=6 trazistoare etru oarta OR şi îcă 4 trazistoare etru oarta NAND (oarta OR se obţie ditr-o oartă NOR î serie cu u iversor; oarta AND î serie cu iversorul s-a redus la o oartă NAND). Î al doilea caz, imlemetarea Figura 11. Imlemetarea fucţiei logice F = a( b + c) cu fucţiei î tehologie CMOS ecesită doar orţi î cascadă şi î tehologie CMOS 6 trazistoare. IV. Dimesioarea orţilor logice CMOS Î tehologia CMOS, î regim ermaet, de exemlu î cazul uui iversor, uul ditre trazistoare este blocat iar celălalt este î coducţie î regim liiar, fiid ractic echivalet cu o rezisteţă de valoare mică. Ca urmare, caacitatea ieşirii de a furiza sau relua cureţi este deedetă umai de trazistoarele care realizează ivelul logic resectiv, eexistâd o cometiţie ître trazistoarele ull-u (MOS) şi ull-dow (MOS) coresuzătoare. Î aceste codiţii se ot roiecta disozitive cu symetric outut drive, adică caabilitate simetrică de furizare sau reluare de cureţi către sau de la caacitatea de sarciă. Î cazul uui iversor CMOS realizarea symetric outut drive este imusă ri dimesioarea coresuzătoare a trazistoarelor comlemetare. Î geeral dimesiuile miime ale caalului trazistoarelor sut imuse de rezoluţia tehologiei. De exemlu, daca tehologia CMOS cosiderată este de 0.25µm, atuci toate trazistoarele di orţile logice CMOS au lugimea miimă a caalului L=0.25µm. Î coseciţă, î cadrul rocesului de dimesioare a trazistoarelor di orţile logice ramâe de stabilit valorile lăţimii caalului atât etru trazistoarele MOS (W) cat si MOS (W). Dimesioarea lăţimii trazistoarelor, e baza celor meţioate mai sus, se determiă di codiţia ca gruul de trazistoare MOS (ri care circulă curetul de descărcare a caacităţii de sarciă la masă), resectiv gruul de trazistoare MOS (ri care circula curetul de icărcare a caacităţii de sarcia de la VDD) să aibă aceeaşi caabilitate de a coduce curetul. Deoarece trazistoarele ri care circulă curetul de îcărcare, resectiv descărcare, lucrează î ricial î regim ohmic (liiar), codiţia de mai sus resuue, î fat, ca rezisteţele diamice a celor două gruuri de trazistoare MOS si MOS sa fie egale. 9
Dimesioarea iversorului CMOS Î cazul iversoarelor, se imue codiţia: R = R Exresiile rezisteţelor diamice se determiă ri evaluarea coductaţei caalului trazistorului MOS î regiuea de fucţioare liiară. Petru aceasta se cosideră exresia curetului I D di regiuea liiară di cadrul modelului Shichma-Hodges şi, etru simlitatea deducerii, î această regiue se eglijează termeul λ V DS, astfel că: W VDS I D = K VGS VT V DS L 2 Coductaţa caalului rezultă: I G = V D D W = K V V V V DS DS GS T VDS = 0 L VDS VGS V 2 2 = 0 = DD VGS = VDD 10 = W K L ( V V ) Valoarea rezisteţelor echivalete a caalului etru u trazistoarele MOS şi MOS sut: L L R = ; R = K W V V K W V V DD ( ) ( ) Di codiţia R =R de realizare a symetric outut drive rezultă: L L = K W V V K W V V DD T DD ( ) ( ) DD T Ţiîd cot că tesiuile de rag VT şi VT sut relative egale şi L=L, rezultă relaţia de dimesioare care face legătura ître arametrii de roiectare şi arametrii de roces: W K = W K Coeficietul trascoductaţei etru trazistoarele cu caal, K, este mai mare decât coeficietul trascoductaţei etru trazistoarele cu caal, K, de 2-3 ori datorită mobilităţii mai mari a electroilor (caal ) decât a golurilor (caal ). Î cocluzie, î cazul iversoarelor CMOS, lăţimea trazistorului cu caal este de 2 3 ori mai mare decât a celui cu caal. Dimesioarea orţilor logice NAND şi NOR Î cazul ortilor logice de ti NAND cu itrari, trazistoarele MOS sut coectate i serie i tim ce trazistoarele MOS sut coectate i aralel. Coditia de roiectare se alica i cazul cel mai defavorabil, si aume cad umai u sigur trazistor MOS di structura aralel este i coductie. Tiad cot ca descarcarea caacitatii de sarcia se face ri gruul de trazistoare MOS coectate i serie si resuud ca toate aceste trazistoare fuctioeaza i aceleasi coditii, atuci etru dimessioarea trazistoarelor ditr-o oarta logica de ti NAND se leaca de la coditia: R = R I cazul ortilor logice de ti NOR se alica acelasi ratioamet ca si la ortile de ti NAND, cu observatia ca trazistoarele MOS sut coectat i serie iar trazistoarele MOS sut coectate i aralel. Ca urmare, etru dimesioare se leaca de la coditia: R = R Plecâd de la codiţiile de roiectare de mai sus, etru fiecare ti de oartă logică se ajuge la o relaţie ître latimile trazistoarelor, W si W. Di demostraţia aterioară i cazul DD T T T
iversorului s-a dedus că W /W =2. Deoarece exista o sigura relatie si sut doua ecuoscute, se adota valoarea ueia ditre acestea, si aume, se adota fie valoarea etru W, fie etru W, i fuctie care ditre acestea este mai mica. De exemlu, la iversor se adota valoarea etru W deoarece di coditia W /W =2 rezulta ca W este mai mica decat W. Î geeral, lăţimile W ale trazistoarelor MOS sut mai mari decat lugimea L a caalului. Î ractică, valoarea miima a lăţimii W a caalului uui trazistor MOS este i fuctie de tehologie adotata (L) si este aroximativ data de relatia: W mi = (1.2...1.4)L Dimesioarea orţilor logice cu rag de comutare simetric O altă osibilitate de dimesioare a orţilor logice CMOS este aceea î care se urmăreşte realizarea ragului de comutare a orţii (switchig threshold) la jumătatea gamei diamice. Pri defiiţie, ragul de comutare al uei orţi logice rerezită ivelul static de la itrare la care ieşirea se află la jumătatea traziţiei. Î coseciţă, î cadrul acestei metode de dimesioare a trazistoarelor ditr-o oartă logică, se urmăreşte stabilirea uui raort otim ître dimesiuile trazistoarelor MOS şi MOS astfel ca, atuci cîd itrarea este la jumătatea traziţiei, ieşirea să fie situată la acelaşi ivel, aşa cum se observă î figura 12. Figura 12. Caracteristica statică a iversorului CMOS cu rag de comutare simetric. Di uct de vedere ractic, etru determiarea raortului ître dimesiuile trazistoarelor MOS şi MOS di iversorul CMOS etru rag de comutare simetric se rocedează î felul următor: - se adotă o valoare etru lăţimea trazistorului MOS, W. - se exrimă lăţimea W î fucţie de W sub forma: W =k W, k-arametru. - se alică la itrare o tesiue costată Vi=V DD /2. - se efectuează o aaliză DC î fucţie de arametrul k. - de e curba Vout (k) se determiă valoarea arametrului k la care Vout= V DD /2. Observaţie: Î cazul orţilor cu mai multe itrări (NAND, NOR) aar mai multe codiţii de dimesioare, coresuzătoare combiaţiilor osibile la itrări. Di acest motiv u se oate î fat realiza symetric outut drive erfect şi ici rag de comutare simetric valabil simulta etru toate itrările. Soluţia este aceea de a se adota u raort otim ître dimesiuile trazistoarelor MOS şi MOS astfel îcât să u existe o variaţie foarte mare ître timii de roagare LH şi HL. 11
V. Alicaţii Alicaţia 1 iversorul CMOS. a) Să se editeze î PSice u fişier de test etru determiarea caracteristicii statice de trasfer a uui iversor CMOS (Fig. 14) cu trazistoare î tehologia de 0.35um î care raortul W/W= k =2.5. Petru trazistoare se vor utiliza modelele di fişierul de modele recizat de către cadrul didactic. Iversorul CMOS va fi descris ca subcircuit, ordiea termialelor fid: IN VDD OUT. Tesiuea de alimetare se cosideră VDD=3.3V iar ca sarciă se va cosidera o caacitate CL=0.1F b) Efectuaţi o aaliză DC î fucţie de Vi şi vizualizaţi caracteristica de trasfer î cc. Determiaţi de e caracteristică ivelele VIL, VIH şi VIM; VIL tesiuea Vi la care Vout=0.9VDD VIH tesiuea Vi la care Vout=0.1VDD VIM tesiuea Vi la care Vout=0.5VDD Figura 14 Circuit de test iversor CMOS c) Determiaţi ri simulare valoarea arametrului k etru care iversorul devie cu rag de comutare simetric. d) Cu valoarea arametrului k determiată la ct. c) reetaţi aaliza de la ct. b). Vizualizaţi şi curetul absorbit di sursa de alimetare; determiaţi valoarea maximă a acestui curet. Alicaţia 2 roiectarea şi aaliza uei orţi logice NAND sau NOR a) Să se dimesioeze trazistoarele MOS şi MOS ditr-o oartă logică NAND sau NOR cu 3 itrări cosiderâdu-se tehologia CMOS de 0.35um. Se va cosidera raortul K /K =2. Petru trazistoarele MOS sau MOS avâd lăţimea W mai mică se va adota etru aceasta o valoare la alegere di itervalul (1u 5u). b) Să se editeze fişierul SPICE etru determiarea caracteristicii statice de trasfer a orţii logice dimesioate la ct. a). Poarta logică se va edita ca subcircuit, ordiea termialelor fiid IN1, IN2, IN3, VDD, OUT. Î fucţie de tiul orţii alese se va utiliza uul di circuitele de test di figura 15. Figura 15. Circuite etru simularea orţilor NAND şi NOR c) Efectuaţi o aaliză DC î fucţie de Vi şi vizualizaţi caracteristica de trasfer. Determiaţi mărimilevil, VIH şi VIM. d) Similar ca la iversorul CMOS determiaţi ri simulare valoarea raortului ditre dimesiuile trazitoarelor MOS şi MOS etru ca oarta logică să aibă rag de comutare simetric. Alicaţia 3 Imlemetare fucţii logice î tehologie CMOS a) Să se deseeze schemele circuitelor CMOS etru imlemetarea următoarelor fucţii logice: F1 = ab( c+ d) şi F2 = a( b+ cd) 12